José Malcher Jr.

Eng. Software – Analista de Sistemas

Prova POSCOMP 2002 – Fundamentos da computação

Questões com respostas e conceitos no final da postagem.






















 

 

 

 

 

 


RESPOSTAS

21-d

CARACTERÍSTICAS E FUNCIONAMENTO DA ARQUITETURA RISC

O que é RISC?

Processadores de Conjunto Reduzido de Instruções Computacionais (‘Reduced Instruction Set Computing’ ou, abreviadamente RISC) são muito mais velozes do que os processadores comuns (CISC). O termo ‘Conjunto Reduzido de Instruções’ refere-se ao número de ciclos de clock que o processador leva para selecionar uma instrução. Processadores comuns levam vários ciclos de clock para selecionar uma única instrução. Um chip RISC, por outro lado, pode selecionar e executar uma instrução a cada ciclo de clock.

RISC: Princípio de Processamento

As funções de comando criadas em um processador RISC consistem de muitas instruções pequenas e individuais, que realizam apenas uma única tarefa. O software aplicativo, que precisa ser recompilado especialmente para um processador RISC, realiza a tarefa de informar ao processador qual a combinação de seus comandos menores deve ser executada para completar uma operação maior.

Todos os comandos RISC são do mesmo tamanho, e há somente uma maneira de carregá-los e armazená-los. Além disto, uma vez que cada comando já está na forma de microcódigo, os processadores RISC não precisam de um passo extra para passar as instruções que eles recebem através de uma unidade que transforme os comandos complexos em microcódigos mais simples. Como resultado destas diferenças, os comandos RISC são carregados muito mais rapidamente que os comandos CISC.

Durante a compilação de software especificamente para um chip RISC, o compilador determina quais comandos não vão depender dos resultados de outros. Como estes comandos não têm de esperar por outros comandos, o processador pode executar simultaneamente até 10 comandos em paralelo.

Como o processador RISC está trabalhando com comandos mais simples, seu conjunto de circuitos também pode ser mais simples, Os comandos RISC passam por um número menor de transistores em circuitos mais curtos, desta forma os comandos são executados mais rapidamente. O resultado é que os processadores RISC geralmente necessitam apenas de um ciclo do relógio da CPU por instrução. O número de ciclos necessários para completar uma operação inteira depende do número de pequenos comandos que constituem essa operação. Em uma operação comparável, o tempo necessário para interpretar e executar as instruções RISC é bem menor que o tempo para se carregar e decifrar um comando CISC complexo e então executar cada um de seus componentes.

Resumo das Características

  • Conjunto de Instruções Simples: a arquitetura RISC, é constituída por um conjunto de instruções simples, instruções básicas, que compõem instruções mais complexas.
  • Instruções do Mesmo Tamanho: as instruções tem sempre um único tamanho, e uma única maneira de executá-las.
  • Uma Instrução por Ciclo de Máquina: todas as instruções são executadas em um único ciclo, fazendo com que o processador execute várias instruções ao mesmo tempo, tornando o processamento muito mais rápido Isto é possível devido a um tipo de tecnologia chamada de Pipelined, que abordaremos no próximo tópico.

Pipelined: Uma Técnica Fundamental

Os projetista de RISC, se preocupam principalmente, em criar técnicas e dispositivos que acelerem o processamento da informação. Uma dessas técnicas, é o Pipelined. O Pipelined é uma técnica em que o hardware processa mais de uma instrução de cada vez. Ele não espera o término de uma instrução para executar outra.Em uma máquina CISC típica, temos, basicamente, quatro fases para a execução: busca, decodificação, execução e escrita. Em uma máquina RISC, temos as mesmas fases, só que executadas em paralelo. Uma fase não precisa esperar a outra terminar, para que ela se inicie. Este procedimento, não diminui o tempo de execução da tarefa, mas melhora o processamento global.

FONTE: (http://members.tripod.com/~risc_sm/caracteristicas.html)


22-b

Álgebra booleana
Álgebra booleana é uma álgebra que permite abstrair as principais operações algébricas em um sistema binário. Álgebra booleana é projetado em meados do século XIX pelo matemático Inglês George Boole, de onde tira o seu nome, e também é conhecida como álgebra booleana. As operações de álgebra booleana permitir a operar com apenas dois valores: 0 (zero) e 1 (um). Os dois valores são por vezes também referida como True (1) ou falso (0) ou como On (1) e fora (0). Então como é que as operações de álgebra comuns algébricas nos números reais, para que a álgebra booleana carrega em números binários.

  • Lógica proposicional. Álgebra booleana permite processar as expressões ea forma algébrica a seguir uma lógica proposicional ou lógica proposicional, onde as funções retornar apenas o resultado em zero ou um.
  • Operadores lógicos. Duas proposições podem ser ligados em conjunto, utilizando os operadores lógicos (e, ou, não, etc.) Que dão origem a um valor terceira proposição verdadeira ou falsa. Os principais operadores lógicos da álgebra booleana são a E (produto lógico), o OR (soma lógica) eo operador NOT (negação / complemento).

Uma das principais áreas de aplicação da álgebra booleana é a informação, em virtude do facto de que a lógica do computador baseia-se no sistema binário. Em circuitos eletrônicos de um computador as informações serão tratadas essencialmente como uma sequência de zeros e uns.

FONTE: http://pt.okpedia.com/%C3%81lgebra_booleana


23-c

O NAND é uma operação lógica binária, através da qual normalmente, os valores de duas proposições produzem um valor falso se e somente se ambos seus operandos forem verdadeiros. Ou seja, o NAND produz um valor verdadeiro se, e somente se pelo menos um de seus operandos for falso.

Tabela Verdade

A tabela verdade de p NAND q (escrito também como p\mid q ou p\uparrow q) é como segue:

NAND
p q p\mid q
V V F
V F V
F V V
F F V

Uma maneira usual de se expressar p NAND q é \overline {p\cdot q}, onde o símbolo \cdot significa E a linha sobre a expressão significa NÃO, ou seja, se trata da negação lógica dessa expressão.

O NAND não é usado em sentenças do dia a dia porque gera uma confusão relacionada com uma dupla negação. Está aqui um exemplo do uso da sentença:

Operador NAND: Nós morreremos certamente se tivermos água “NAND” comida.

Termos comuns: Nós morreremos certamente se não tivermos comida e água.

ou ainda: Nós morreremos certamente se não tivermos comida e/ou água. (Este é mais comum em textos que na vida real)

Expressões equivalentes

Em termos de NAND, os outros operadores lógicos podem ser expressos como:

“não p” é equivalente a “p NAND p \neg P\equiv P|P,
p e q” é equivalente a “(p NAND q) NAND (p NAND q)” P\wedge Q\equiv (P|Q)|(P|Q),
p ou q” é equivalente a “(p NAND p) NAND (q NAND q)” P\vee Q\equiv (P|P)|(Q|Q),
p implica q” é equivalente a “(p NAND q) NAND p }P\rightarrow Q\equiv P|(Q|Q)\equiv P|(P|Q)

FONTE: https://pt.wikipedia.org/wiki/Porta_NAND

 


24-c

 

 


25-c


26-e
27-a
28-e
29-b
30-d
31-d
32-e
33-b
34-c
35-a
36-e
37-e
38-d
39-c
40-c

 


 

Março 4th, 2017

Posted In: CONCURSOS, POSCOMP

Tags:,